Програмируемые логичекие элементы. Процессоры с перенастраеваемой логикой.

Введение
Целью данного реферата является ознакомление с существующими на сегодняшний день технологиями программируемых логических схем (элементов), а также понимание принципов работы процессоров с перенастраиваемой логикой.
Последние два-три года производители больших вентильных матриц (ПЛИС) стали рекламировать свои изделия в качестве альтернативы классическим процессорам цифровой обработки сигналов (ЦПОС). Появились целые библиотеки стандартных узлов ЦПОС, например, цифровые фильтры, пригодные для встраивания в общий проект на базе ПЛИС. Это связано с тем, что на основе ПЛИС можно строить высокопроизводительные системы параллельной обработки информации .

1. Принципы построения и программирования ПЛИС
Все ПЛИС можно классифицировать по архитектурным признакам так:
Рисунок 1. Классификация ПЛИС по архитектурным признакам.

SPLD (Simple Programmable Logic Devices), т. е. простые программируемые логические устройства. По архитектуре эти ПЛИС делятся на подклассы программируемых логических матриц ПЛМ (PLA Programmable Logic Arrays) и программируемой матричной логики ПМЛ (PAL Programmable Arrays Logic, или GAL Generic Array Logic).
Оба эти подкласса микросхем реализуют дизъюнктивные нормальные формы (ДНФ) переключательных функций, а их осовными блоками являются две матрицы: матрица элементов И и матрица элементов ИЛИ, включенные последовательно. Такова структурная модель ПЛМ и ПМЛ. Технически они могут быть выполнены и как последовательность двух матриц элементов ИЛИ НЕ, но варианты с последовательностью матриц И ИЛИ и с последовательностью матриц ИЛИ НЕ ИЛИ НЕ функционально эквивалентны, т. к. второй вариант согласно правилу де Моргана тоже реализует ДНФ, но для инверсных значений переменных.
Заметим, что термин "матрица" обозначает в данном случае не более чем "набор", "множество" и обусловлен тем, что схемные элементы ПЛМ и ПМЛ удобнее всего располагать по строкам и столбцам, обеспечивая тем самым регулярность структуры БИС.